|
Cell本来是为服务器而设计，因此在架构上充分考虑了可扩展性以及多处理器的并行性。同时为了实现单个处理器的高性能，Cell内部也是异常复杂，使用了类似级连的设计方式，每个Cell拥有4PE（Processor Element），并且每个PE拥有8个APU（Attached Processing Unit），其中的一半负责整数运算，另一半负责浮点运算。 
考虑到读取内存的方便，每个PE拥有一个Direct Memory Access Controller（直接访问内存控制器）与内存相联，内部的各个APU通过Local PE bus连接。这个总线Broadband Engine总线与其他的PE进行连接。 
Cell与外部的连接方式则更为复杂，每个Cell除了通过Broadband Engine处理好内部的PE连接外，还需要有I/O接口以及与显示芯片连接的接口，这两个连接分别由I/O口以及Redwood Interface负责。另外，每个Cell处理器拥有自己的本地内存，配备Yellowstone技术的Rambus DRAM。 
Cell内部的总线位宽十分大，从Local PE bus到每个APU的连接线达到了1024位，每个APU拥有128KB本地内存。支持SIMD的4个浮点运算以及4个整数运算单元拥有384位的输入线宽以及128位的输出线宽，通过128个128位的寄存器与128KB本地内存连接。 在运算速度方面，考虑到一个APU能够提供4个SIMD浮点运算单元，一个PE提供8个APU，一个Cell提供4个PE，因此一个时钟周期最终并行度为4个32位浮点×4并行运算×8APU×4PE=512个32Bit浮点运算，同时Cell的理想频率为2GHz，因此单个处理器的理想处理能力就超过了1万亿次，如果再提供16个或者更多的级联，性能的确可观，问题是，并行编程的难题如何解决？那就要看索尼怎么办了。
| 
